私的良スレ書庫
不明な単語は2ch用語を / 要望・削除依頼は掲示板へ。不適切な画像報告もこちらへどうぞ。 / 管理情報はtwitterでログインするとレス評価できます。 登録ユーザには一部の画像が表示されますので、問題のある画像や記述を含むレスに「禁」ボタンを押してください。
元スレIntel Larrabee 1コア
Intel スレッド一覧へ / Intel とは? / 携帯版 / dat(gz)で取得 / トップメニューみんなの評価 : ○
レスフィルター : (試験中)
FSAAとかモーションブラーといったシーン単位の処理をどうするかってのがムズそう
あとレンダリングパイプラインの違いはドライバで吸収できるのか
KYROIIがある程度できてたみたいだし大丈夫なんかな
あとレンダリングパイプラインの違いはドライバで吸収できるのか
KYROIIがある程度できてたみたいだし大丈夫なんかな
512bit×双方向で2GHz駆動って相当速いけど?
バケツリレーする分には十分すぎるでしょ
NVIDIAやATIのストリームプロセッサはローカルメモリそのものがめちゃくちゃ少ない
バケツリレーする分には十分すぎるでしょ
NVIDIAやATIのストリームプロセッサはローカルメモリそのものがめちゃくちゃ少ない
リングバスはレイテンシが一定では無いから、一番遠い区画に対するレイテンシを常に想定しないといけない
…キャッシュコヒーレンシを確保する必要性って、あるのか?Intel w
…キャッシュコヒーレンシを確保する必要性って、あるのか?Intel w
コヒーレント制御無視する命令があるんでなかったっけ?
GPUアーキテクチャなんて高レイテンシ上等じゃないか。今更問題にならん。
GPUアーキテクチャなんて高レイテンシ上等じゃないか。今更問題にならん。
うん、レイテンシはどうでも良いw さらに帯域もどうでも良いw タイルアーキなら
ローカル2次キャッシュの量と速度ができる事と性能を決める
コヒーレンシにトランジスタ使うなら1コアでも多く積んでくれ、と思うがそうもいかんか
ローカル2次キャッシュの量と速度ができる事と性能を決める
コヒーレンシにトランジスタ使うなら1コアでも多く積んでくれ、と思うがそうもいかんか
512bit×双方向で2GHzといってもコア数(16~48)からみると全然広くないよね
だからキャッシュてんこ盛りにしてタイルベースレンダリングにするんでしょ
まあ、GPU以外でも汎用的に使うことを考えると間違ってるとは思わないけどね
でも今のチップの電力消費はメモコンとキャッシュ
てんこ盛りキャッシュを高速駆動させて電力効率は悪化しないのかな
だからキャッシュてんこ盛りにしてタイルベースレンダリングにするんでしょ
まあ、GPU以外でも汎用的に使うことを考えると間違ってるとは思わないけどね
でも今のチップの電力消費はメモコンとキャッシュ
てんこ盛りキャッシュを高速駆動させて電力効率は悪化しないのかな
最初のカードはアニヲタのエンコ厨が買うんだから
TMPGとWinMEぐらい対応してりゃ十分でしょ。
一応VGAとしても使えるなら
ベンチ厨も買って速攻中古屋に持ってくかな?
TMPGとWinMEぐらい対応してりゃ十分でしょ。
一応VGAとしても使えるなら
ベンチ厨も買って速攻中古屋に持ってくかな?
取りとめも無く書いちゃう 性能的に必要性の無いコヒーレント制御入れたって事で思う事
Intelとしては将来にわたって「何を」保障してくれるだろうか?保障しようとしてるのだろうか?
仮に「命令セットとその実行結果」のみだとしたら、今までのx86のように、内部アーキは将来ガンガン変える可能性が
L1L2の容量が増えるかも・減るかもwしれない、レイテンシが短くなるかも・長くなるかもwしれない
リングバスやめてクロスバ・メッシュにするかもしれない、コア数が増えたり減ったりするかもしれない
PentiumコアからPenProやAtomに進化、もしくは486コアに先祖がえりするかもしれない
低速で面積の小さなトランジスタ全面に使ってクロックを下げるかもしれない
徹底的に「コア数を増やす」方向に投入テクノロジを振ろうとするつもりだとしたら、
1コアあたりの性能はより低く、クロックは低くなっていくはず
Intelとしては将来にわたって「何を」保障してくれるだろうか?保障しようとしてるのだろうか?
仮に「命令セットとその実行結果」のみだとしたら、今までのx86のように、内部アーキは将来ガンガン変える可能性が
L1L2の容量が増えるかも・減るかもwしれない、レイテンシが短くなるかも・長くなるかもwしれない
リングバスやめてクロスバ・メッシュにするかもしれない、コア数が増えたり減ったりするかもしれない
PentiumコアからPenProやAtomに進化、もしくは486コアに先祖がえりするかもしれない
低速で面積の小さなトランジスタ全面に使ってクロックを下げるかもしれない
徹底的に「コア数を増やす」方向に投入テクノロジを振ろうとするつもりだとしたら、
1コアあたりの性能はより低く、クロックは低くなっていくはず
2万くらいなら遊びで買うんだけどなぁ
それ以上だと本気で元をとりにいかなきゃならん
Larrabeeの性能を引き出すには相当勉強しなきゃだめっぽいし、
是非安く売って欲しい
それ以上だと本気で元をとりにいかなきゃならん
Larrabeeの性能を引き出すには相当勉強しなきゃだめっぽいし、
是非安く売って欲しい
心配しなくても将来はソフトレンダになるからララビー的なGPUが主流になるでしょ
もっとも10年後位の話だろうけど
もっとも10年後位の話だろうけど
なんか、「テクスチャユニット」ってのが物凄く気になるな…
フルプログラマブルじゃなかったの? テクスチャフェッチの手法に至るまでアルゴリズムを
コネコネできてこそ新しいレンダリング手法が生まれると思うのに
フルプログラマブルじゃなかったの? テクスチャフェッチの手法に至るまでアルゴリズムを
コネコネできてこそ新しいレンダリング手法が生まれると思うのに
>>380
使いたくないのなら使わなければいいだけじゃね
使いたくないのなら使わなければいいだけじゃね
> Scatter-Gatherなんか使って、512bitレジスタにゴソっと1ピクセルに必要なテクセルを
> バラバラのメインメモリアドレスから摘まんで持ってこれるんかね
ただ単にROPユニットの都合じゃないの?
> 全然バラバラのアドレスだと要素数分(16サイクル)確実にかかるだろうね。
NVidiaのハードだとテクスチャはスキャンライン順じゃなく、
ヒルベルト曲線順だかZ曲線順だと言われているよね。
キャッシュにヒットするので1ピクセルに対応するテクセルのアドレスが
全然バラバラってことはないとは思う。
だからなんだと言われたらそのとおりだが。
> バラバラのメインメモリアドレスから摘まんで持ってこれるんかね
ただ単にROPユニットの都合じゃないの?
> 全然バラバラのアドレスだと要素数分(16サイクル)確実にかかるだろうね。
NVidiaのハードだとテクスチャはスキャンライン順じゃなく、
ヒルベルト曲線順だかZ曲線順だと言われているよね。
キャッシュにヒットするので1ピクセルに対応するテクセルのアドレスが
全然バラバラってことはないとは思う。
だからなんだと言われたらそのとおりだが。
東芝はコンシューマー商売下手だよね。
SSDとか気合い入ったの作らないし、
HD DVD失敗したならBDで行けばいいのにgdgdしてるし、
SpursEngineも最初からSDK付けておけばもっと盛り上がりそうなのに、
なんか何もかも中途半端な感じ。
SSDとか気合い入ったの作らないし、
HD DVD失敗したならBDで行けばいいのにgdgdしてるし、
SpursEngineも最初からSDK付けておけばもっと盛り上がりそうなのに、
なんか何もかも中途半端な感じ。
前へ 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 次へ / 要望・削除依頼は掲示板へ / 管理情報はtwitterで / Intel スレッド一覧へ
みんなの評価 : ○類似してるかもしれないスレッド
- Intel Larrabee 4コア (985) - [95%] - 2009/11/26 23:47 ○
- Intel Larrabee 5コア (985) - [95%] - 2009/12/19 17:16 ○
- Intel G4X(G45/G43/G41) (727) - [27%] - 2009/8/18 5:31 ☆
トップメニューへ / →のくす牧場書庫について