私的良スレ書庫

不明な単語は2ch用語を / 要望・削除依頼は掲示板へ。不適切な画像報告もこちらへどうぞ。 / 管理情報はtwitterで
ログインするとレス評価できます。登録ユーザには一部の画像が表示されますので、問題のある画像や記述を含むレスに「禁」ボタンを押してください。

元スレIntelの次世代CPUについて語ろう 41

Intel スレッド一覧へ / Intel とは? / 携帯版 / dat(gz)で取得 / トップメニュー

みんなの評価 : ○
レスフィルター : (試験中)

前へ 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 次へ

/ 要望・削除依頼は掲示板へ / 管理情報はtwitterで

501 : Socket77 - 2009/11/28(土) 22:48:30 ID:H7c6IGqH (+19,+29,-1)

漫才をやっていると聞いｔ（ｒｙ

503 : Socket77 - 2009/11/29(日) 00:16:46 ID:IeuvZRZW (+19,+29,-5)

少数を省くなよ　きもちわりい

504 : Socket77 - 2009/11/29(日) 00:22:59 ID:2oRNugae (+19,+29,-4)

票を省くなよ　きもちわりい

507 : ,,・´∀｀・, - 2009/11/29(日) 05:42:37 ID:1kopwAVM (-25,+29,+0)

それに関してはAMDもない。

509 : Socket77 - 2009/11/29(日) 12:56:45 ID:WwjSAmnz (+7,+29,-22)

>>502
なんでそんなこと知ってるの？
どっかに性能の情報出てるっけ？

511 : Socket77 - 2009/11/29(日) 16:31:35 ID:fIsP/D0O (+5,+17,+1)

>>510
gccのがどう良いのか詳しく

514 : Socket77 - 2009/11/29(日) 16:55:22 ID:fIsP/D0O (+30,+29,-11)

なるほど、ありがとう団子さん。
Intelコンパイラって圧倒的に性能良いイメージあったから意外だわ。

515 : Socket77 - 2009/11/29(日) 18:41:03 ID:BJM+/VBe (+13,+15,-12)

インテルコンパイラって、特定用途のベンチご用達、
要するにインテル製品のプロモーション用じゃないのか。

516 : Socket77 - 2009/11/29(日) 18:50:37 ID:5LUz4v7U (+28,+29,-28)

>>514->>515
所詮演算ユニットのサイクル数の話だから、
キャッシュやメモリアクセスを絡めた状態でどうなるかはわからない。

518 : ,,・´∀｀・, - 2009/11/30(月) 00:52:58 ID:/FO+CjDb (-15,+29,-113)

あ、いちおう一応既存のSSEでも、劇的とはいかないまでも性能上がる要因はあるよ。かなり地味に。

この辺はある程度効いてくると思う
・ロード命令は1サイクルに2つ発行出来る。
・mulpsのレイテンシが5サイクルから4サイクルに削減

あとスカラの方も性能が上がるギミックが用意されてる。

522 : Socket77 - 2009/11/30(月) 04:13:41 ID:IiQPelLI (-19,+25,-103)

ところでSandybridgeスレがいつのまにか落ちてるね。

現行ﾈﾊﾚﾝは1366はつなぎで1156のが寿命長いとか言われてたのに
次の世代はなんか結局互換性ないみたいで
どっちも打ち切られそうだなあ

～bridge世代はメモリスロット6つまで対応する点で
1366のB2選んどいた方が幸せになれそうだな

527 : Socket77 - 2009/11/30(月) 14:54:29 ID:wBLzPOto (+9,+14,-4)

Intel的に2チップソリューションはもはや過去の遺物

528 : Socket77 - 2009/11/30(月) 16:11:11 ID:A03tB8yj (+18,+23,-45)

>Intelとしてはソケット統一したいだろうから

ないよ
最上位5パーセントがソケット別れてたって何の問題もないし

529 : Socket77 - 2009/11/30(月) 16:27:24 ID:9+8sTpVf (+21,+26,-2)

UP-Xeonが迷走してるのもいつものことだしな。

532 : ,,・´∀｀・, - 2009/12/01(火) 02:00:03 ID:ekg7DMWw (+0,+29,-22)

最初から言ってたろ。
PCIeがネックじゃ活用の幅が制限される。

534 : ,,・´∀｀・, - 2009/12/01(火) 02:49:18 ID:ekg7DMWw (-4,+20,-53)

1024ビットまではAVXの延長線上にある。
サポートしないなんてことはあり得んでしょ。

AMDはわざわざVEXとは別個に数千命令確保できるVEXのフォーマット互換のスキームを
用意してるんだからさ。
もちろん「LNI Now!」的なものも用意してくるでしょ。

537 : Socket77 - 2009/12/01(火) 05:18:21 ID:X13N4EMK (+24,+29,-3)

ばあさんやHaswellはまだかね？

539 : Socket77 - 2009/12/01(火) 14:08:38 ID:mVIdh96K (-21,+29,-97)

GPUないし一部の特殊な用途でなければ
256bitSIMDでも粒度が荒すぎて持て余すんじゃない?
じゃあ普通のコアに512bitを載せたらGPUの代わりができるかというと、そんなこともない
(スカラ部のトランジスタが無駄になってコア数増やせないので、GPUやるには足りない)。
LNI載せようと思えば載せられるけど予定はないよ、というのはそういう意味。

540 : ,,・´∀｀・, - 2009/12/01(火) 22:01:12 ID:ekg7DMWw (+0,+29,-39)

ただ、Larrabeeの命令セットを最も効率良く実装するのにIntelの特許は避けて通れないからな

542 : ,,・´∀｀・, - 2009/12/01(火) 22:28:00 ID:ekg7DMWw (-6,+20,-113)

> じゃあ普通のコアに512bitを載せたらGPUの代わりができるかというと、そんなこともない

というよりGeForceのシェーダユニットは256ビットのSIMDユニットを4回通す仕様だし

> (スカラ部のトランジスタが無駄になってコア数増やせないので、GPUやるには足りない)。
1つのデータを16要素にブロードキャストするのに各要素毎に同じ入力値の整数演算で
アドレス算出する仕様がGPUだよ。
バカすぎて笑うしかない。
アドレス計算はスカラユニットの方が効率的だ。

545 : Socket77 - 2009/12/02(水) 00:02:44 ID:br6OcIFG (+27,+27,-46)

Larrabeeの切り札「シェアードバーチャルメモリ」
http://pc.watch.impress.co.jp/docs/column/kaigai/20091202_332618.html

546 : Socket77 - 2009/12/02(水) 01:20:27 ID:GqFS3olh (+26,+29,+0)

>>545
これはしょっぱい

547 : Socket77 - 2009/12/02(水) 01:42:34 ID:YX4mODU1 (+22,+27,-32)

はいはいMMUMMU
という記事
実際メモリ空間考えるとそうするのが合理的なんだろうけど

549 : Socket77 - 2009/12/02(水) 04:04:42 ID:C/qu0/7Y (+13,+28,-4)

顕微鏡？