元スレIntel Larrabee 4コア

Intel覧

前へ 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 次へ / 要望・削除依頼は掲示板へ / 管理情報はtwitterで

901 :

このスレとかIntel次世代スレとか、木どころか葉脈見て森見ないようなやつばっかだな

903 :

http://blog.livedoor.jp/amd646464/archives/51457463.html

905 = 900 :

グラボはラデ音でも買えばいいと思うよ by Intel

907 = 904 :

なんでテクスチャユニットついてるん？

908 :

>>907
普及させるために仮面かぶってるからさ。

910 = 902 :

VRAMの帯域消費量を節約するため。

ピクセルライン単位でちびちび転送して処理するからあのデータが足りないとかいって
帯域をひたすら浪費する。
ある程度の大きさずつキャッシュに確保して纏めて処理したほうがトラフィック削減できる。

ああ、PowerVRがどうとか言ってるのはアホなんで構う必要なし。
そんな帯域狭いわけがないだろ。

911 = 908 :

>>909
過去のDXとかとの互換性であったほうがいいのかなぁ？？
タイリングアーキテクチャはDxではキャンセルされてしまったので、グライドみたいな立ち位置じゃね？

913 :

タイリングレンダで発生するシェーダ間の中間データはどこに置くん？

914 :

運が良ければそのままL2キャッシュにそのまま保持。
Cellじゃないんだからバケツリレーする必要なんてないよ。

ストリーム処理の粒度は粗くなり、今までのGPUでは絶え間なくなく流れてた
VRAMのフローは途切れ途切れになる。
いや、それがIntelの目論見なんだけど。

段階的にタイルに移行し、ゆくゆくはCPUコアと統合し、L3キャッシュでバッファリングすることで
より狭い帯域のメモリで動かせるようになったり、CPU間と高速にデータやりとりしたりってことが
できるようになる。



GPUは帯域食いのイメージがあるが、実は意外と食わないってのはあまり知られてない事実。
演算ユニット単位で見るとメモリ帯域はものすごく狭い。
要するにデータの局所性はCPUと比べてものすごく高い。
局所性があるならキャッシュは有効だ。
十分なキャッシュ容量を与えないからこそ無駄にトラフィックが浪費されるわけで。

915 :

GPUっていうかリアルタイム3Dグラフィックスは、もっと帯域食わない方法が沢山あるという事だな
ハードワイヤード実装でレンダリングパイプラインが固定され続けて15年が経った、と
俺たち末端のプログラマはそのハードの仕組みに従うしかないからなー

916 = 913 :

>>914
> 運が良ければそのままL2キャッシュにそのまま保持。
なんでそんな望み薄いことにかけるん？
テッセレータ死んでしもたん？

917 :

キャッシュ内タイルレンダで帯域ハッピーなんて
とてもじゃないがLarrabee世代で実現できるような話じゃない。
後プロセス3世代くらい進めば物になるのかもしれんが。

918 = 914 :

>>916
なんで「賭け」？
あったらあったでトラフィック削れるし、無いなら無いでかまわんのだよ。
キャッシュにないなら、メモリからとってくればいいじゃない。
そこは従来のGPUと変わらん。
ロードして必要データがキャッシュにある別の部位を処理するタスクに切り替えて間を繋ぐ。
そこも従来のGPUとかわらんし、むしろ条件は良い。

だが大丈夫、その程度で望み薄いとか言ったら、10分の1以下のL2キャッシュ容量しかないGeForceやRadeonは
「絶望的にありえない」から。

なぜ運任せになるかって、OSが入るから。カーネルタイムで処理が遮られるし、場合によってキャッシュが流される。
しかし全部のコアでカーネルが動くわけじゃない。
そこを避けさえすれば、明示的にコントロールすることすら可能だ。


あとFermiも含めテッセレータはソフト実装だから安心しろ。
FermiではCUDAで実装するんじゃね？
ソフト実装ではHull Shaderステージと内部処理レベルで統合してしまってもかまわんのだよ。
むしろそっちのほうが好都合だろう。

919 = 914 :

>>917
俺が言ってることを復唱しなくても十分だよ。行間読めない人？

＞ゆくゆくはCPUコアと統合し、
が1世代の話に見えるか？


いずれにせよストリーム処理には変わりないが、きわめて高確率で処理対象の近傍のデータが
キャッシュに載ってるからメモリまで取りに行く頻度は激減する。

920 :

で、一世代目はいつ出るの？

922 :

なにげに楽しみだったんだけど、結構遅いんだな。

924 :

その論文のことじゃないが、
論文て肯定的な時だけ出すんじゃないぞ。±どちらでも書く。
これはこのように駄目でした、でも業績一つ稼げるんだから

925 = 924 :

こういう人達は素人fanboyみたいに、知らないまま否定する、ということは
しない。必ず検討する。そして検討に時間を費やした以上は
その労力を自分のキャリア・業績としてカウントされる形で残そうとする。
検討したということと、採用へ傾いたということとはほとんど独立している。

928 = 924 :

>>927
IntelはLarabeeがx86であることを大きな柱として宣伝してるけど
>923　には既存の資産ではだめで新たに書き下ろさないと性能を
発揮させられないという意味の事が書かれている。
それなのに>927の目には、Intelの主張全肯定の”有用性の誇示”にみえるのか？

932 :

テッセレータって結局分割自体より
増大後の頂点処理のほうが重かったりする

933 :

IBMがXeonサーバーばんばん売ってる間はインテル様もヨイショしないとな
Larrabeeお願いしますだぁって

934 = 914 :

滑らかな曲線描くために頂点を増やすとかやんなくてもソフト実装されるラスタオペレーション側で
補完したほうがよっぽど処理は軽いと思うんだがね。
とか燃料投下してみる

936 = 914 :

そもそもIBMは半導体製造業である前にソリューション屋だから
ソニー東芝の3馬鹿連合の腐れ縁引きずって商機を逃すような馬鹿な真似はしない。

937 :

>>918
> >>916
> なんで「賭け」？
> あったらあったでトラフィック削れるし、無いなら無いでかまわんのだよ。
> キャッシュにないなら、メモリからとってくればいいじゃない。
> そこは従来のGPUと変わらん。

従来のGPUのグラフィクスはストリーム処理だから、そこでメモリにアクセスすることはないでしょ。
GPUの中をぐるぐる回るんだよ。

一方Larrabeeはタイルレンダのためそれができない。
VRAMに一時バッファを設けないといけない。
例えばテッセレーションする場合、分割しうる最大頂点数分バッファ確保しないといけない。
でそれが終わってタイルレンダ始めるときにL2に頂点が残ってる可能性なんて考えるだけ無駄。

Larrabeeでタイルを使うのは>>910のような積極的な理由でなく、
そうしないといわゆるROPの処理(特にZCull)で性能が出ないから仕方なくという面が
強いと思うな。

団子さんもGPUとしはLarrabeeに期待してないでしょ？

941 = 937 :

>>938
> ＞従来のGPUのグラフィクスはストリーム処理だから、そこでメモリにアクセスすることはないでしょ。
> ＞GPUの中をぐるぐる回るんだよ。
>
> はぁ～？

あ団子さんいたw
テクスチャとかのことでなく>>913のことね。
だいたい従来のGPUはメモリに置き場所確保しないから置きようがないよ。

946 = 937 :

そりゃ全く同じじゃないけどさ、
そこは言葉のあやってことで許してよ。

949 :

>>947
クソ言う暇があったら自分で作れや

前へ 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 次へ / 要望・削除依頼は掲示板へ / 管理情報はtwitterで / Intel一覧へ

類似してるかもしれないスレッド

• Intel Larrabee 5コア (985) - [95%] - 2009/12/19 17:16 ○
• Intel Larrabee 1コア (1001) - [95%] - 2009/3/27 22:32 ○
• Intel G4X(G45/G43/G41) (727) - [31%] - 2009/8/18 5:31 ☆
• Intel Core2 Duo/Quad/Xeon 合同 134コア (1001) - [21%] - 2009/1/13 20:01 ○