なにをいうとるんだね

おいおい何をもってAtom以下なんだ？
未だに目的に応じた使い方わけの出来ない奴がいるんだ？
Cellはプログラマの能力で差が大きくなるところが、
いい面でもあったが、それには他のハードの進化が速すぎて、
結局面倒なことをやらなければ性能が出ないということが、
GPUに比べ伸びなかった原因だと思う。

また特定の分野であれば未だに速いこともあるので、
５年前のチップとしては大したものだよ。

Cの理想は「write once, build for anywhere」だから。

time.hが使えないだとか16バイトアラインメント半強制だとか
つまらないコードの書き直しを強いるプロセッサが
Noを叩きつけられるのは至極当然

理想がどうあれ、現実はそうじゃないだろ。
x86だってfarポインタだのなんだのって糞使用を追加してたじゃないか。

今現時点の話なのに、16ビット時代の化石みたいな話を引き合いに出してどうする

まああれだ、汎用プロセッサ＆処理系たりうるには

./configure
make
sudo make install

で一発おｋでなければならん
SSEを使うだとかそんなものは時間的余裕があって初めてやればいい

>>355
おいぃ？組込じゃわりとよくあるんだが？

食い込み系が汎用チップなわけがないな。
てかPG単価的にむしろ食い込み系のほうがゲームより圧倒的に食えるんだがゲーム業界のCellプログラマってどうなんだろう
Cellは家電分野に食い込めなかったね。

東芝の中の人にきいてみたら？

>>341
プロセッサだけ速くなっても仕方が無いだろう。
PS2みたいに混載RAMじゃないんだからワンチップに収めちゃうとメモリの配線が大変じゃね？

>>360
PS2の混載はGSだけな。
メインメモリDRDRAMすなわちラムバス。

GSだけじゃなかった。IOP(PS1互換部分), SPUがeDRAMだった。

団子さんって言ってる事がコロコロ変わるよね。
沢山いるのかな？
それとも多重人格者？

>>361
そこまで説明していて自明なのが分からないかなあ。
PS2はGSが配線不要なんだから、1つにまとめてもチップの外の配線があまり変わらないだろ。

PS3は1つにまとめると凄いことになるだろ。
かといって、GPUとCPUでメインRAM共有にしちゃうと競合する。
今だってお互いにアクセス可能だけれど、RAMが2つに別れている理由は分かるよな？

CPUだけ速くなっても仕方が無いんだよ。

ソニーの一件以来見えない敵が増えて大変だな。

>>364
> 今だってお互いにアクセス可能だけれど、RAMが2つに別れている理由は分かるよな？
ソニーの技術力が足りないから一つに纏められなかっただけだろ？
まともな企業であるMSが開発したXBOX360は一つに纏めてあるし。

>>366
ここはゲハじゃねえんだよ。
誰もXbox360の事なんか聞いてねえしあれは混載RAMと併用だボケ。

俺は>>341は難しいだろうって答えているだけだ。
将来RAMのスピードが解決すればワンチップになる可能性が無いとは言えないが、当分先の話。

>>367
RAMBUSが1TBとか言っているからそのうちできるんじゃないの？

>>341
つかRSXは1.8TFLOPS（笑）相当だろ。Cell 32コア程度じゃ全然足りねーよ。
つか、何のアクセラレータも備えてないSPEで圧縮テクスチャ展開ルーチンを
ソフトで実装したところで100GFLOPSもでねーと思うよ。

単なるSIMD型ユニットである以上の機能は備えてないからな

RAMのスピード云々以前にクアッドCellでRSXエミュなんてのがありえん。
バンド幅に関してはCell+RSXでも50GB/s程度だから今時めずらしくもない数字だわな。
ワンチップ化しないなら技術よりお金の問題。

test

【成功】
アメリカ空軍

【無関心】
レンホー　怒りの仕分

久夛良木は当時3Dなんていう用途があると思ってたのかな
将来もしかしたら普及するかもしれない3Dに、アップデートだけで対応できるように
これだけの演算能力にしたってことならすごいかもしれない

test

女子中学生の授業中の尿失禁

失禁

女の失禁

失禁女

女子中学生の熱き失禁。

マンコから失禁。

少女の失禁

女子中学生、授業中に失禁して机に突っ伏す。

女子中学生、修学旅行のバスの中で我慢尿失禁。

Cellは世界最強のCPUですか？

違います。
まだ完成体ではありませんが、
地球最強です。

せかにゅ：「PSP2はタッチ対応でデュアルカメラ、4コアCell」のうわさ
http://www.itmedia.co.jp/news/articles/1005/18/news109.html

消費電力がボトルネック過ぎて携帯機器には載らないだろ…

PPE 無しの SpursEngine みたいなのなら、検討された可能性は無くはない。
採用される可能性は疑問だけど。

なんでググルTVでCELLを使わなんだよ！

クロック周波数にもよる。
今の最新の技術でSpursEngineみたいな低クロックだったらあるいは載る事があるかも知れない。
でも、1GHzx4とか言われてもねえ。

低クロック動作+28nmプロセスでシュリングすれば何とかなるんじゃない？

もしかして: シュリンク

微細化したら消費電流はむしろ増えるだろ

んなこたーない。
NVIDIAのGPUなんて、微妙にシュリンクして低消費電力版として出荷しているくらいだ。

>>393
同じ回路を微細化すれば増えるのはリーク電流だけ。全体では減る。
微細化して同じ面積やより巨大な回路を作れば、たしかにむしろ増える可能性がある。

言われてみれば、ゲートの充放電電流なんかが減るから
全体的に減るのかも。でもPSPみたいな携帯機器は待機時のリーク電流のが問題なきがする

>>396
無理に知ってるフリをしなくてもいいよ。
誰かが見張ってるわけじゃないんだから。
無知で適当なことを言ったのが君だなんてことは、君以外の誰も知りえることは無い。

http://pc.watch.impress.co.jp/docs/column/kaigai/20090821_309940.html
CellB.E.の中でかなりの比率を占めるSRAMセルコアに対して、電源電圧(Vdd)とは別なSRAM電圧(Vcs)が供給された。
従来は、SRAMセルアレイにもVddが供給されていたが、65nm版からはデュアル電圧化された。
　これにはどんな効用があるかというと、SRAMの安定性を保ちながらリーク電流(Leakage)を減らし、かつSRAMの
パフォーマンスを高めることができる。これまでは、SRAMが不安定になるためにVddを一定以下に下げることが難しかった。
しかし、VddとVcsを分離したことで、SRAMの安定性を損なわずにVddを下げることが可能になった。

↓

東芝、電源電圧30％減の32ナノ世代対応LSIを試作
http://www.nikkan.co.jp/news/nkx0720100209eaaf.html
　東芝は８日、電源電圧を従来比３０％減の０・７ボルトにする３２ナノメートル世代プロセス対応のＬＳＩを 
試作したと発表した。低電圧化の課題だったＳＲＡＭの動作不良を防ぐ新回路技術を開発し、ＳＲＡＭの 
不良率を１万分の１に減らした。ＬＳＩの消費電力は電源電圧の２乗に比例するため、低電圧化で消費電力は 
ほぼ半減できる見込み。ＩＳＳＣＣで１０日に発表する。 
　開発した回路技術は、ＳＲＡＭ内部の信号電位を最適に制御し、不良率を減らす手法。これで設計効率を 
大幅に改善した。 
　メモリーセル当たりの素子数を増やして動作を安定させる既存の手法は、セル面積が増大するなど 
課題があった。 
　動作アシスト技術と呼ばれるＳＲＡＭの性能を高める方式を導入し、負の電位を生成する動作を自動で 
決める仕組みを考案した。 

次世代Cellはどうなってますか？

POWERに食われました