クロックあたりの性能が絶対指標であるという神話は、とっくに崩壊してるのよね。

まあクロックあたりよりワットあたりの性能の方が気になるかな

>>200
ヘテロにしたところで多コア化による熱密度上昇からは逃げられない

■画質比較
intel ivy-QSV＞＞＞＞＞＞＞＞＞NVENC＞x86sw＞＞＞絶壁＞＞＞AMDボケボケ

××× hd7970
◎◎◎ Intel ivy QSV

熱密度が大きな問題になるのはあと2世代くらいかかりそうだな

随分前からクロックあたりではなくTDPあたりに変わってると思うのだが……

ないの？・・・sandy買うか・・・

もともともっさりの欠陥製品（ベンチだけフルチート）だからなぁ
追いついたら人類として終わりだよ

まぁ一口にSandyBridgeって言ってもCeleronからあるわけで

所詮ゲームだし

>>107
最近は4亀の米田のほうが良い記事書いてるわな

リチャード・ファインマンとビル・ゲイツ
http://juno.myjp.net/feynman/


ゲイツ: この先10年とか20年のコンピューティングの性向を予言してみるというのは，私がとても気になってる問題のひとつです．それが可能なら，私たちはできる限り知っておきたい．
そうすれば今のうちから将来の土台を作りはじめることができますよね．個人的にはそのためのいいアイディアを探しているのですが…

ファインマン: うーん，まずはソフトウェアを書くための新しいモデルが必要でしょうね．何をやるにもソフトウェアが重要になってきていることを考えればそう思います．次世代のソフトウェ
アは，自然法則によって規定された「自然物」をもとに作られる必要があると私は思います．もしソフトウェアのオブジェクトを自然物にならって設計できれば，真に新しく，意味のある段階
に移行したと言えるでしょう．

ゲイツ: それはなぜですか？

ファインマン: まずソフトウェアが意図した通りに動いてくれるという確信がもてます．この考えを推し進めると，もし境界条件が変わっても，同一のソフトウェアが適切に自己変換されるべ
きだということになります．現状ではコンピュータ・プログラムがどれだけ考え抜かれたものであっても，いつも予期せぬエラーが入っているように思います．これは設計者や開発者のせい
ではなく，プログラムを書いたときに使われたモデルのせいで起こることなのです．現在の巨大なソフトウェア・システムは砂浜に作った精巧なお城のようなものだと思います．突然大きな
波が来ると，跡形もなくなってしまうのです．


空想の対話だけど、なかなか面白いこと書いてるで。

アルゴリズムがGAしか残らないｗ

>>204
コア数関係ないだろｗ
コアを減らしてダイを小さくしたって
電力密度＝熱密度自体は変わらんよ

>>221
発熱の密度は同じでも、熱源が大きくなれば放熱効率が落ちるし、
三次元化すればなおさらそうなる
このままいけば、いずれAMDもIvybridgeと同じ壁に直面する

トライゲートを使わなければ熱密度の問題は起こらないとおもうよ
パターンが縦方向に長いトライゲート固有の問題じゃないかな
AMDがトライゲートを使うのかどうかは知らないがね

ブルちゃん……

>>225
シュリンクしていくと、サブスレッショルドリーク電流がさらに増えていくので、
FinFETはどこも採用せざるを得ない。
採用したらしたで、製造の難易度やコストが増えるので、どこも14nmまで先延ばししてる中、
Intelだけが、見通したったのか22nmで採用したってだけ。

また値下げするのか

＞値下げしても売り切れ

正論すぎﾜﾛﾀ
もうとっととFM2と鳥出してよ

>>224
もともとコアを増やしてそこに大容量のキャッシュ（発熱低め）をつけることによって
性能向上と熱密度の上昇を抑える効果を狙ったのが
熱問題からみたマルチコア化の意義だったりするので
マルチコアになったから熱密度の問題が悪化したっていう議論自体が的外れなんだよ
ヘテロの場合、GPUの方が並列化が進んでいるから
大盛りのGPUをわざと低クロック駆動させて熱密度を下げるような手も使われる可能性がある
GPUの効率は下がるが、熱密度の問題はクリティカルだから

>>232
ヘテロならダイのデザインで多少改善の余地はあるだろうが
現実はBullにしろSandyEにしろ、コア数増やすほどクロックは上げられなくなっている

>>226
この前値下げしたような気がするが・・・

>>234
マルチコアでコア数増やすとクロック上げにくいのは、消費電力とチップ全体の発熱量だから、
熱密度とはまた別じゃないの？

熱密度上げないために、クロックをあまり上げなくても性能あげる手段なんじゃないかな？
コア数増やすのは。
ソフト側の対応必須だから、汎用性ないけど。

ポラックの法則の逆で、ダイサイズを半分にしても性能は半分まで落ちない
したがって小さなコアを並べれば、同一電力枠で合計性能は上げられるし、
同一性能であれば消費電力を下げられる事になる

>>233
対称にコアを配置して8コア版を派生させる設計が念頭にある
最も熱が集中する中央部にLLCを配置できて、リングバス長も最小にできるので
232の説明も間違っていない事になる

.html

基本的な流れは
コアを倍にしても性能は平方根にしかならない、と言う有名な法則＋シュリンクによってクロックが4割増しで合計1.8倍、ほぼ2倍に性能アップしてたけど、それが90nmあたりからクロックが上がらなくなったんだよね。
だから、これまで通りCPUの拡張を続けていたら、性能が前世代の4割増しな（と、いっても消費電力の削減メリットも無くなったので、それすらおぼつかない）モノしか出来ないから、マルチコアで理論性能2倍で逃げた、というのが正直なところ。
んで、ヘテロは・・・（もうすぐご飯なんで、略）

ハードウェアのインターフェイスは皆シリアルになっていくのにCPUはパラレル目指してるのが面白い

>>237
熱密度同じで総発熱量増えれば、それはそれでやはり排熱がボトルネックになるから
相互に関連している
まあ、当面3GHz前後なら今のコアの間隔で10個でも20個でも増やせるかも知れないが
4Ghz台のクロックになってくるとコアを増やすなら
同時にコア間隔も広くしないと熱処理できなくなっていくだろう
そうするとサーバー用みたいにマルチCPUの方がいいってことにもなりかねん

共有部分があるのに、同じモジュールのコア間でクロック変えるのは無理のような…

惨事はまだ時期尚早なんだ
奴らは身をもって証明してくれた