のくす牧場
コンテンツ
牧場内検索
カウンタ
総計:127,062,934人
昨日:no data人
今日:
最近の注目
人気の最安値情報

    元スレCELL

    cell覧 / PC版 /
    スレッド評価: スレッド評価について
    みんなの評価 :
    タグ : - IBM + 追加: タグについて ※前スレ・次スレは、スレ番号だけ登録。駄スレにはタグつけず、スレ評価を。荒らしタグにはタグで対抗せず、タグ減点を。
    ←前へ 1 2 3 4 5 6 7 8 9 10 11 次へ→ / 要望・削除依頼は掲示板へ / 管理情報はtwitter

    351 = :

    なにをいうとるんだね

    352 = :

    おいおい何をもってAtom以下なんだ?
    未だに目的に応じた使い方わけの出来ない奴がいるんだ?
    Cellはプログラマの能力で差が大きくなるところが、
    いい面でもあったが、それには他のハードの進化が速すぎて、
    結局面倒なことをやらなければ性能が出ないということが、
    GPUに比べ伸びなかった原因だと思う。

    また特定の分野であれば未だに速いこともあるので、
    5年前のチップとしては大したものだよ。

    353 = :

    Cの理想は「write once, build for anywhere」だから。

    time.hが使えないだとか16バイトアラインメント半強制だとか
    つまらないコードの書き直しを強いるプロセッサが
    Noを叩きつけられるのは至極当然

    354 = :

    理想がどうあれ、現実はそうじゃないだろ。
    x86だってfarポインタだのなんだのって糞使用を追加してたじゃないか。

    355 = :

    今現時点の話なのに、16ビット時代の化石みたいな話を引き合いに出してどうする

    356 = :

    まああれだ、汎用プロセッサ&処理系たりうるには

    ./configure
    make
    sudo make install

    で一発おkでなければならん
    SSEを使うだとかそんなものは時間的余裕があって初めてやればいい

    357 = :

    >>355
    おいぃ?組込じゃわりとよくあるんだが?

    358 = :

    食い込み系が汎用チップなわけがないな。
    てかPG単価的にむしろ食い込み系のほうがゲームより圧倒的に食えるんだがゲーム業界のCellプログラマってどうなんだろう
    Cellは家電分野に食い込めなかったね。

    359 = :

    東芝の中の人にきいてみたら?

    360 = :

    >>341
    プロセッサだけ速くなっても仕方が無いだろう。
    PS2みたいに混載RAMじゃないんだからワンチップに収めちゃうとメモリの配線が大変じゃね?

    361 = :

    >>360
    PS2の混載はGSだけな。
    メインメモリDRDRAMすなわちラムバス。

    363 = :

    団子さんって言ってる事がコロコロ変わるよね。
    沢山いるのかな?
    それとも多重人格者?

    364 = :

    >>361
    そこまで説明していて自明なのが分からないかなあ。
    PS2はGSが配線不要なんだから、1つにまとめてもチップの外の配線があまり変わらないだろ。

    PS3は1つにまとめると凄いことになるだろ。
    かといって、GPUとCPUでメインRAM共有にしちゃうと競合する。
    今だってお互いにアクセス可能だけれど、RAMが2つに別れている理由は分かるよな?

    CPUだけ速くなっても仕方が無いんだよ。

    365 = :

    ソニーの一件以来見えない敵が増えて大変だな。

    366 = :

    >>364
    > 今だってお互いにアクセス可能だけれど、RAMが2つに別れている理由は分かるよな?
    ソニーの技術力が足りないから一つに纏められなかっただけだろ?
    まともな企業であるMSが開発したXBOX360は一つに纏めてあるし。

    367 = :

    >>366
    ここはゲハじゃねえんだよ。
    誰もXbox360の事なんか聞いてねえしあれは混載RAMと併用だボケ。

    俺は>>341は難しいだろうって答えているだけだ。
    将来RAMのスピードが解決すればワンチップになる可能性が無いとは言えないが、当分先の話。

    368 = :

    >>367
    RAMBUSが1TBとか言っているからそのうちできるんじゃないの?

    369 = :

    >>341
    つかRSXは1.8TFLOPS(笑)相当だろ。Cell 32コア程度じゃ全然足りねーよ。
    つか、何のアクセラレータも備えてないSPEで圧縮テクスチャ展開ルーチンを
    ソフトで実装したところで100GFLOPSもでねーと思うよ。

    単なるSIMD型ユニットである以上の機能は備えてないからな

    370 = :

    RAMのスピード云々以前にクアッドCellでRSXエミュなんてのがありえん。
    バンド幅に関してはCell+RSXでも50GB/s程度だから今時めずらしくもない数字だわな。
    ワンチップ化しないなら技術よりお金の問題。

    372 = :

    【成功】
    アメリカ空軍

    【無関心】
    レンホー 怒りの仕分

    373 = :

    久夛良木は当時3Dなんていう用途があると思ってたのかな
    将来もしかしたら普及するかもしれない3Dに、アップデートだけで対応できるように
    これだけの演算能力にしたってことならすごいかもしれない

    375 = :

    女子中学生の授業中の尿失禁

    376 = :

    失禁

    377 = :

    女の失禁

    378 = :

    失禁女

    379 = :

    女子中学生の熱き失禁。

    380 = :

    マンコから失禁。

    381 = :

    少女の失禁

    382 = :

    女子中学生、授業中に失禁して机に突っ伏す。

    383 = :

    女子中学生、修学旅行のバスの中で我慢尿失禁。

    384 = :

    Cellは世界最強のCPUですか?

    385 = :

    違います。
    まだ完成体ではありませんが、
    地球最強です。

    386 = :

    せかにゅ:「PSP2はタッチ対応でデュアルカメラ、4コアCell」のうわさ
    http://www.itmedia.co.jp/news/articles/1005/18/news109.html

    387 = :

    消費電力がボトルネック過ぎて携帯機器には載らないだろ…

    389 = :

    なんでググルTVでCELLを使わなんだよ!

    393 = :

    微細化したら消費電流はむしろ増えるだろ

    394 = :

    んなこたーない。
    NVIDIAのGPUなんて、微妙にシュリンクして低消費電力版として出荷しているくらいだ。

    395 = :

    >>393
    同じ回路を微細化すれば増えるのはリーク電流だけ。全体では減る。
    微細化して同じ面積やより巨大な回路を作れば、たしかにむしろ増える可能性がある。

    396 = :

    言われてみれば、ゲートの充放電電流なんかが減るから
    全体的に減るのかも。でもPSPみたいな携帯機器は待機時のリーク電流のが問題なきがする

    397 = :

    >>396
    無理に知ってるフリをしなくてもいいよ。
    誰かが見張ってるわけじゃないんだから。
    無知で適当なことを言ったのが君だなんてことは、君以外の誰も知りえることは無い。

    398 = :

    http://pc.watch.impress.co.jp/docs/column/kaigai/20090821_309940.html
    CellB.E.の中でかなりの比率を占めるSRAMセルコアに対して、電源電圧(Vdd)とは別なSRAM電圧(Vcs)が供給された。
    従来は、SRAMセルアレイにもVddが供給されていたが、65nm版からはデュアル電圧化された。
     これにはどんな効用があるかというと、SRAMの安定性を保ちながらリーク電流(Leakage)を減らし、かつSRAMの
    パフォーマンスを高めることができる。これまでは、SRAMが不安定になるためにVddを一定以下に下げることが難しかった。
    しかし、VddとVcsを分離したことで、SRAMの安定性を損なわずにVddを下げることが可能になった。



    東芝、電源電圧30%減の32ナノ世代対応LSIを試作
    http://www.nikkan.co.jp/news/nkx0720100209eaaf.html
     東芝は8日、電源電圧を従来比30%減の0・7ボルトにする32ナノメートル世代プロセス対応のLSIを 
    試作したと発表した。低電圧化の課題だったSRAMの動作不良を防ぐ新回路技術を開発し、SRAMの 
    不良率を1万分の1に減らした。LSIの消費電力は電源電圧の2乗に比例するため、低電圧化で消費電力は 
    ほぼ半減できる見込み。ISSCCで10日に発表する。 
     開発した回路技術は、SRAM内部の信号電位を最適に制御し、不良率を減らす手法。これで設計効率を 
    大幅に改善した。 
     メモリーセル当たりの素子数を増やして動作を安定させる既存の手法は、セル面積が増大するなど 
    課題があった。 
     動作アシスト技術と呼ばれるSRAMの性能を高める方式を導入し、負の電位を生成する動作を自動で 
    決める仕組みを考案した。 

    399 = :

    次世代Cellはどうなってますか?

    400 = :

    POWERに食われました


    ←前へ 1 2 3 4 5 6 7 8 9 10 11 次へ→ / 要望・削除依頼は掲示板へ / 管理情報はtwitterで / cell一覧へ
    スレッド評価: スレッド評価について
    みんなの評価 :
    タグ : - IBM + 追加: タグについて ※前スレ・次スレは、スレ番号だけ登録。駄スレにはタグつけず、スレ評価を。荒らしタグにはタグで対抗せず、タグ減点を。

    類似してるかもしれないスレッド


    トップメニューへ / →のくす牧場書庫について